FPGA Xilinx-K7 Kintex7 Xc7k325 410t Grao Industrial

DDR3 SDRAMQ: 16 GB de DDR3, 4 GB por peza, 16 bits de datos, Data Bid SPI Flash: unha peza de 128 MBITQSPIFLASH, que se pode usar para ficheiros de configuración de FPGA e almacenamento de datos de usuario. Niveis de interface de banco FPGA: axustables a 1,8 V, 2,5 V, 3,3 V eléctricos. Se precisa substituír o nivel, só precisa substituír a posición correspondente da bola magnética para lograr o axuste. Fonte de alimentación da placa central: rango de 5 V-12 V da fonte de alimentación EEPROM; M24C02-WMN6TP baséase no dispositivo de bus I2C. Seguindo o método de inicio da placa central do protocolo de segunda liña: admite dous modos de inicio, que son conectores flash JTAG e QSPI. Porto estendido, 120 pines, interface SFP da placa inferior Panasonic AXK5A2137yg MP5700: 2 módulos ópticos poden lograr unha comunicación por fibra óptica de alta velocidade, ata 6 GB/s. Reloxo da placa inferior: 1 reloxo de referencia de 200 MHz conectado á placa central. Tubo de reloxo MRCC. 1 tubo de reloxo GTX de 125 MHz. A placa inferior do tubo de reloxo GTX que se conecta á placa central é un porto de expansión de 40 pines: reserva un porto de extensión de 40 disparos con espazado estándar de 2,54 mm, que se usa para conectar o módulo de deseño propio do cliente. Reloxo da placa central Essence: hai varias fontes de reloxo na placa. Estas inclúen o reloxo do sistema de 200 MHz, o reloxo GTX de 125 MHz e o reloxo EMCCLK de 66 MHz. Porto JTAG: 10 puntadas Porto JTAG estándar de 2,54 mm, para descargar e depurar LED para programas FPGA: un total de 6 luces LED vermellas na placa central, que indican a fonte de alimentación da tarxeta da placa, 4 luces indicadoras de sinal e pés de tubo de E/S FPGA conectados directamente Tecla: 4 teclas. 4 teclas. Son botóns de reinicio de FPGA, teclas Program_b e dúas teclas de usuario